BAB 6 UJT

BAB VI

UNIPOLAR (FET)

6.1 Pendahuluan    

    Gambar 194 memperlihatkan perbandingan antara JFET dengan BJT. Kerja JFET yaitu dengan variable kontrol VGS dan konstanta IDSS serta VP sedangkan BJT dengan variable kontrol IB dengan konstanta β.

(a)	(b)

Gambar 194 Simbol (a) JFET dan (b) BJT

Selain itu, ada beberapa perbandingan JFET dengan BJT seperti tabel 2.

Tabel 2 Perbandingan JFET dan BJT

JFET	BJT
Zi besar	Zi <<
Stabilitas suhu baik	Stabilitas suhu kurang
Konstruksi Kecil	Konstruksi Besar
Kurang peka terhadap sinyal	Lebih peka terhadap sinyal

6.2 Konstruksi dan karakteristik Transistor JFET

6.2.1 Konstruksi Transistor JFET Channel n dan Channel p

Sama seperti transistor Bipolar (BJT), transistor JFET (UJT) memiliki dua tipe yaitu Channel n dan Channel p. Konstruksi Transistor JFET Channel n merupakan persambungan tiga susunan lapisan bahan semikonduktor yaitu bahan p, bahan n, dan bahan p sedangkan Channel p merupakan persambungan tiga susunan lapisan bahan semikonduktor yaitu bahan n, bahan p, dan bahan n seperti gambar 195.

(a)	(b)

Gambar 195 Konstruksi JFET (a) Channel n dan (b) Channel p

6.2.2 Karakteristik Transistor JFET Channel n dan Channel p

a) Karakteristik JFET Channel n adalah seperti gambar 196, dimana semakin kecil nilai VGS terhadap nol maka semakin kecil elektron mengalir dari kaki Source (S) ke kaki Drain (D) karena dari konstruksinya terlihat daerah depletion layer antara bahan semikonduksi tipe n dengan tipe p semakin membesar.

Konstruksi JFET channel n

Karakteristik JFET channel n

Gambar 196 Konstruksi dan karekteristik JFET Channel n

Pada kurva karakteristik output dibagi tiga operasi yaitu:

1. daerah saturasi (saturation region) yaitu daerah diatas VGS = 0 V yang artinya  output menjadi cacat,  
2. daerah aktif (active ragion) yang artinya output tidak cacat asalkan tegangan VGS berfluktuasi lebih kecil atau sama dengan 0 V.
3. Daerah cutoff yang artinya output akan terpotong (cacat) jika VGS lebih kecil dari VP .  
4. Sedangkan tegangan VDS lebih kecil dari + VP maka JFET bersifat sebagai resistansi.

b) Karakteristik JFET Channel p adalah seperti gambar 197, dimana semakin besar nilai VGS terhadap nol maka semakin kecil hole mengalir dari kaki Source (S) ke kaki Drain (D) karena dari konstruksinya terlihat daerah depletion layer antara bahan semikonduksi tipe n dengan tipe p semakin membesar.

Konstruksi JFET channel p

Karakteristik JFET channel p

Gambar 197 Konstruksi dan karekteristik JFET Channel p

Pada kurva karakteristik output dibagi tiga operasi yaitu:

1. daerah saturasi (saturation region) yaitu daerah diatas VGS = 0 V yang artinya  output menjadi cacat,  
2. daerah aktif (active ragion) yang artinya output tidak cacat asalkan tegangan VGS berfluktuasi lebih besar atau sama dengan 0 V.
3. Daerah cutoff yang artinya output akan terpotong (cacat) jika VGS lebih besar dari VP .  
4. Sedangkan tegangan VDS lebih kecil dari + VP maka JFET bersifat sebagai resistansi.

6.3 Pemberian bias

Ada 3 macam rangkaian pemberian bias, yaitu:

1. Fixed bias yaitu, arus bias IG didapat dari VGG yang dihubungkan ke kaki G melewati tahanan RG seperti gambar 198.

maka,

                           dan

   

Gambar 198 Rangkaian Fixed bias

2. Self Bias adalah arus input didapatkan dari pemberian tegangan input VBB seperti gambar 199.

Gambar 199 Rangkaian Self Bias

dimana,

                               

   

3. Voltage-divider Bias adalah tegangan VG  didapatkan dari tegangan di R2 dari hubungan VDD seri dengan R1 dan R2 seperti gambar 200.

           

Gambar 200 Rangkaian Voltage-divider Bias

dimana,

Contoh :

Diket:

    Rangkaian konfigurasi fixed-bias  seperti gambar 201

Gambar 201 Rangkaian konfigurasi Fixed bias

Ditanya:

Carilah;

1. VGSQ
2. IDQ
3. VDS
4. VD
5. VG
6. VS

Solusi :

Pendekatan matematis :

1. VGSQ = -VGG = -2

3. 

4. VD = VDS = 4,75 V
5. VG = VGS = -2 V
6. VS = 0V

Pendekatan Grafik :

1. VGS = -VGG = -2V
2. IDQ = 5,6 mA
3. VDS = 4,8 V
4. VD = VDS = 4,8 V
5. VG = VGS = -2V
6. VS = 0V

Adapun nilai IDQ dan VGSQ hasil sket adalah seperti pada gambar 202.

Gambar 202 Grafik secara pendekatan grafis

   

    Selanjutnya  dibahas macam-macam konfigurasi dan analisa rangkaian menggunakan rangkaian ekivalen hybrid л pada frekuensi rendah, menengah & tinggi.

6.4 Konfigurasi-konfigurasi penguat satu tingkat dan rangkaian ekivalen hybrid л

6.4.1 Common Source (CS) Amp.

Adapun rangkaian CS Amp. adalah seperti pada gambar 203.

Dengan cara yang sama seperti pada pembuatan analisa rangkaian hybrid л  transistor bipolar tapi pada rangkaian ekivalen transistor unipolar tahanan rл sangat besar sekali (rл tidak ada).

a). rangkaian ekivalen hybrid л  CS Amp. pada frekuensi menengah adalah seperti pada gambar 204.

Gambar 203 Rangkaian Common Source Amp.

Gambar 204 Rangkaian ekivalen hybrid л  pada mid-frequency.

Dari rangkaian ekivalen diatas dapat diturunkan rumus-rumus sebagai berikut.

dimana Vi =V,

sehingga,

b). rangkaian ekivalen hybrid л  CS Amp. pada frekuensi rendah adalah seperti pada gambar 205.

Gambar 205 Rangkaian ekivalen hybrid л  pada low frekuency.

Dengan cara yang sama seperti penurunan rumus rangkaian ekivalen hybrid л pada frekuensi rendah untuk transistor bipolar  sehingga dihasilkan,

c). rangkaian ekivalen hybrid л  CS Amp. pada frekuensi tinggi adalah seperti pada gambar 206.

Gambar 206 Rangkaian ekivalen hybrid л  pada high-frekuency.

Dengan cara yang sama seperti penurunan rumus rangkaian ekivalen hybrid л pada frekuensi tinggi untuk transistor bipolar  sehingga dihasilkan,

6.4.2 Common Drain (CD) Amp.

Adapun rangkaian CD Amp. adalah seperti pada gambar 207.

Gambar  207 Rangkaian Common Drain Amp.

Analisa rangkaian hybrid лnya adalah sebagai berikut.

a). rangkaian ekivalen hybrid л  CD Amp. pada frekuensi menengah adalah seperti pada gambar 208.

Gambar 208 Rangkaian ekivalen hybrid л  pada mid-frequency.

Dari rangkaian ekivalen diatas dapat diturunkan rumus-rumus sebagai berikut.

dimana Vi =V+Vo,

sehingga,

b). rangkaian ekivalen hybrid л  CD Amp. pada frekuensi rendah adalah seperti pada gambar 209.

Gambar 209 Rangkaian ekivalen hybrid л  pada low frekuency.

Dengan cara yang sama seperti penurunan rumus rangkaian ekivalen hybrid л pada frekuensi rendah untuk transistor bipolar  sehingga dihasilkan,

c). rangkaian ekivalen hybrid л  CD Amp. pada frekuensi tinggi adalah seperti pada gambar 210.

Gambar 210 Rangkaian ekivalen hybrid л  pada high-frekuency.

Dengan cara yang sama seperti penurunan rumus rangkaian ekivalen hybrid л pada frekuensi tinggi untuk transistor bipolar  sehingga dihasilkan,

6.4.3 Common Gate (CG) Amp.

Adapun rangkaian CG Amp. adalah seperti pada gambar 211.

Gambar 211 Rangkaian Common Gate Amp.

Analisa rangkaian hybrid л-nya adalah sebagai berikut.

a). rangkaian ekivalen hybrid л  CG Amp. pada frekuensi menengah adalah seperti pada gambar 212.

Gambar 212 Rangkaian ekivalen hybrid л  pada mid-frequency.

Dari rangkaian ekivalen diatas dapat diturunkan rumus-rumus sebagai berikut.

dimana Vi =-V,

sehingga,

b). rangkaian ekivalen hybrid л  CG Amp. pada frekuensi rendah adalah seperti pada gambar 213.

Gambar 213 Rangkaian ekivalen hybrid л  pada low frekuency.

Dengan cara yang sama seperti penurunan rumus rangkaian ekivalen hybrid л pada frekuensi rendah untuk transistor bipolar  sehingga dihasilkan,

c). rangkaian ekivalen hybrid л  CG Amp. pada frekuensi tinggi adalah seperti pada gambar 214.

Gambar 214 Rangkaian ekivalen hybrid л  pada high-frekuency.

Dengan cara yang sama seperti penurunan rumus rangkaian ekivalen hybrid л pada frekuensi tinggi untuk transistor bipolar  sehingga dihasilkan,

6.5 Penguat bertingkat JFET

Analisa penguat bertingkat unipolar sama seperti penguat bertingkat pada transistor bipolar yaitu dapat memakai rangkaian ekivalen hybrid л.

Berikut contoh rangkaian dan hasil simulasi rangkaian bertingkat CS-CS Amp., seperti gambar 215.

Gambar 215 Rangkaian CS-CS Amp dan rangkaian ekivalen hybrid л–nya.

Adapun hasil simulasinya adalah seperti gambar 191.

Maka,

   

Kedua penguat bertingkat ini menggunakan bias dc dan teknik bias dc yang sama seperti yang telah dijelaskan pada sub bab 3.3, sehingga didapatkan;

       

        dan

kedua transistor mempunyai

dan gm pada bias dc adalah:

   

Penguatan tegangan untuk per tingkat adalah:

Jadi, penguatan bertingkat adalah:

Maka, tegangan output adalah:

Impedansi input penguat bertingkat adalah:                    

Dan Impedansi output penguat bertingkat adalah:

Sedangkan tegangan di beban RL 10k adalah:

Adapun hasil simulasi rangkaian bertingkat CS-CS Amp. adalah seperti gambar 216.

Gambar 216 Hasil simulasi rangkaian CS-CS Amp.